Le informazioni trapelate rivelano dettagli fondamentali sulle architetture Zen5 e Zen6 , delineando il futuro dei prossimi prodotti AMD.
AMD sembra essere sulla strada giusta per mantenere il passo con le innovazioni nel mondo dei microprocessori. Grazie a una recente rivelazione fatta da uno youtuber, il pubblico ha ora accesso a informazioni cruciali riguardanti le future architetture Zen di AMD. Queste informazioni, originariamente destinate solo agli occhi interni dell’azienda, danno uno sguardo profondo sulle strategie e gli obiettivi di AMD per i prossimi anni.
Il documento fornisce informazioni chiave, tra cui:
- Miglioramenti IPC previsti
- Funzionalità supportate
- Numero di core
La roadmap mostrata evidenzia che potrebbero esserci state delle variazioni temporali nelle uscite dei prodotti. Tuttavia, queste microarchitetture coprono un’ampia gamma di prodotti, che vanno dai data center ai dispositivi consumer.
Nirvana Zen5 (1H 2024)
Prevista per la prima metà del 2024, la nuova architettura a 4nm/3nm, Nirvana Zen5, dovrebbe rappresentare il cuore delle serie Ryzen 8000. Ecco un’anteprima delle principali specifiche evidenziate dalla slide:
- Un significativo incremento dell’IPC compreso tra il 10% e il 15%
- Una cache L1 dati ampliata, passando dai 32kB di Zen4 a 48K in Zen5
- Introduzione di 6 ALU (Arithmetic Logic Unit), rispetto alle 4 presenti nella generazione Zen4
- Supporto alle varianti FP-512
- Presente una modalità per core a basso consumo
- Il numero di core nel CCD subirà un raddoppio, passando dagli attuali 8 di Zen4 a 16 in Zen5, probabilmente una caratteristica esclusiva delle varianti Zen5c
Morpheus Zen6 (2H 2025)
- Zen 6 adotterà la moderna tecnologia a 3/2nm e porterà con sé:
- Un incremento IPC del 10% rispetto alla precedente generazione Nirvana.
- L’aggiunta delle istruzioni FP16, ottimizzate per l’accelerazione degli algoritmi AI/ML.
- Un avanzato Core Complex con 32 core (identificato come Zen6c).
- Per quanto riguarda il packaging, Zen 6 presenterà una struttura che ricorda i processori Ryzen/EPYC attuali, con l’I/O die posizionato adiacente ai CCD.
